高速A-D変換のしくみとIC活用術（前編）

（月刊「トランジスタ技術」2005年6月号掲載）
技術開発本部　デバイス開発センター草柳　直也入江　浩一

概要

今日、マイクロプロセッサのクロック速度やメモリのアクセス速度が上がり、ディジタル信号の処理速度は格段に向上しました。その背景には、限られた周波数資源の中で、いつでもどこでも大量のデータをやりとりできるユビキタス社会へのニーズがあります。
図1に示すのは、将来のパソコンをイメージしたものです。メガ・ピクセル画像センサの信号処理や高精細画像データの伝送、高速ネットワークやディジタル・テレビのデータ復調処理、大容量ストレージにおけるデータ復号化処理といった用途に、さまざまな高速A-Dコンバータが使われています。
高速A-Dコンバータは、ミクスト・シグナル（アナログ・ディジタル混載）技術の粋を極めたものです。
使いこなすには、さまざまな性能や条件を両立させるバランス感覚が求められます。そして、そのセンスを身に付けるには、各種の高速A-Dコンバータのしくみや動作原理、LSI化のメリットやデメリットなどを理解することが必要です。
本編では、10MS/s以上のA-D変換を実現する変換方式の原理や特徴などを紹介します。
私たちは、計測器用の高速A-Dコンバータの開発を行っています。自ら開発してきた経験から、A-Dコンバータの使いこなしのポイントをお伝えできればと思います。

高速A-Dコンバータの用途

カタログやデータシートを見ると、サンプリング速度10MS/sを越えるものを一般に高速A-Dコンバータと呼んでいるようです。図2に示すのは、サンプリング・レートと分解能から見た各種アプリケーションです。
これらの機器用に開発された最近のA-Dコンバータの性能には目を見張るものがあります。
現在の高速A-Dコンバータの主な用途には、ディジタル・カメラやディジタル・ビデオ、医療機器やレーダにおける画像信号処理や画像伝送、有線/無線通信における復調や伝送、計測器などがあります。
特にディジタル家電や携帯機器では、超高速のA-Dコンバータが次々と開発されて組み込まれています。

DV
CT
RCVR

：Digital Video
：Computerized Tomography
：Receiver

たとえば、ハード・ディスクやDVDのリード・チャネル、ディジタル・スチル・カメラ、ディジタル・ビデオなどの画像処理や画像伝送の分野です。

以下の写真のディジタル・オシロスコープにも、高速A-Dコンバータが使われています。

ミックスドシグナルオシロスコープ
DLM3054

* 最高サンプリングレート：2.5GS/s

* 最大レコード長：500Mポイント

* 周波数帯域：500MHz

図3に示すのは、オシロスコープの内部ブロック図です。
最近、回路の動作周波数が高くなっているため、その波形を観測するためにより高性能な測定器が求められています。より高速のA-Dコンバータを実現することは、ディジタル・オシロスコープ・メーカにおいても重要なテーマです。

オシロスコープの内部ブロック図

高速変換に適した回路方式のしくみと特徴

表1に、各種A-Dコンバータ方式の特徴比較をまとめました。

方式	並列型	インターポレーション型	パイプライン型	カスケード型	サブレンジング型	フォールディング型
変換速度	○	○	○	△	○	○
消費電力	×	△	○	○	△	△
入力容量	×	△	○	○	△	×
回路規模	×	△	○	◎	△	△
レイテンシ	○	○	×	○	△	△
バイポーラプロセスとの相性	○	○	△	○	○	○
CMOSプロセスとの相性	△	○	◎	△	○	○

表1：各種A-Dコンバータ方式の特徴比較

並列型

図4に示すのは、並列型と呼ばれるA-Dコンバータの変換のしくみです。
並列型はフラッシュ（flash）型とも呼ばれます。量子化レベルの数だけコンパレータを並列に配置して、すべて同時に動作させる方式です。分解能8ビットの並列型A-Dコンバータの内部には、255個のコンパレータが内蔵されています。
図4に示すように、すべてのコンパレータに、アナログ信号が一度に入力されます。基準電圧を1LSB相当ずつずらしたものを用意して、コンパレータの－側端子に入力しておきます。そして、コンパレータの＋側端子には、すべてアナログ信号を入力します。アナログ入力信号（＋側端子）よりも基準電圧のほうが低い場合、コンパレータは‘1’を出力し、高いレベルの基準電圧をもつコンパレータは‘0’を出力します。
すべてのコンパレータの出力を並べると、サーモメータ・コードと呼ばれるデータ・パターン（11.．．100.．．0）が得られます。このデータ・パターンをエンコーダで、サーモメータ・コードの‘1’と‘0’遷移点を求め、バイナリ・コードに変換して出力します。

並列型A-Dコンバータの構成と動作

図4．並列型A-Dコンバータの構成と動作（8bitの場合）

インターポレーション型

図5に示すのは、インターポレーション（interpolation）型と呼ばれるA-Dコンバータの変換のしくみです。
これは、並列型の変形です。
コンパレータの前段にプリアンプ（数はコンパレータよりも、ずっと少なくします）を設けて、隣接するプリアンプ出力間に
電圧を補間する抵抗ストリングスを接続し、そのタップ電圧をコンパレータに供給します。こうすることで、コンパレータの入力における1LSBの幅が広くなって、コンパレータのオフセット許容値が大きくとれます。
結果として、コンパレータ使用素子の小型化が可能となり、高速化や低消費電力化が可能になります。

インターポレーション型A-Dコンバータの構成と動作

図5．インターポレーション型A-Dコンバータの構成と動作（8bitの場合）

●特徴
並列型とインターポレーション型は、1ビット・コンパレータを並列にたくさん並べて同時に動作させることで、高速な変換動作を実現します。
動作原理がシンプルでわかりやすく、単純な回路の組み合わせで実現できるので、設計しやすいというメリットがあります。しかし、コンパレータ数が極めて多いため、回路規模や消費電力が大きいという欠点があります。
入力容量が大きいため、周波数の高いアナログ信号でも確実に駆動できるプリアンプを設計する必要があります。

パイプライン型

●変換の仕組み
図6に示すのは、パイプライン型と呼ばれるA-Dコンバータの変換のしくみです。
パイプライン（pipeline）型A-Dコンバータは並列型A-Dコンバータと異なり、A-D変換を何段階かのステージに分けて行います。この方式は、バケツ・リレーのように1ビットずつのA-D変換を行います。
1ビットA-Dコンバータ、1ビットD-Aコンバータ、残差アンプ、サンプル&ホールド回路を構成要素とするパイプライン・
ステージが多段接続された構成となっており、最上位ビット（MSB）から最下位ビット（LSB）まで、1ビットずつ順番にA-D変換を行います。
アナログ入力信号は、初段のパイプライン・ステージで1ビットA-D変換されてMSBが決定されます。その決定されたMSBを1ビットD-Aコンバータでアナログ信号にいったん戻し、残差アンプでアナログ入力信号との差をとります。
ここで得られたアナログ信号は、MSBのA-D変換で生じた量子化誤差になります。この量子化誤差を次段のパイプライン・ステージで、再び1ビットA-D変換して、MSBから2ビット目を決定します。
以下、順番にパイプライン・ステージを最終段まで経由して1ビットずつA-D変換を行うことで、LSBまでの全ビットを決定します。
特定のアナログ信号サンプルに着目すると、LSBまでA-D変換が完了し、データが決定するまでにパイプライン・ステージ数だけクロック数が必要（レイテンシが長い）ですから、最初にアナログ信号が入力されて、データが確定するまでに
時間を要します。
しかし、いったんデータが確定すれば、その後は毎クロック新たなアナログ信号サンプルに相当するディジタル・コードが確定するので、スルー・プット（変換速度）は並列型A-Dコンバータと同様に1クロックです。

パイプライン型A-Dコンバータの構成と動作

図6．パイプライン型A-Dコンバータの構成と動作（8bitの場合）

●特徴
パイプライン型は、1ビット・ステージを多段接続しパイプライン動作させることで、動作速度を保ったままコンパレータ数を削減した方式です。
下位ビットにいくほどA-D変換に要するクロック数が多くなるため、A-D変換結果を出力として取り出す際に、ビット間のレイテンシを合わせるためのシフトレジスタが必要です。シフトレジスタはLSBを除く全ビットに対して必要で、段数は上位ビットほど多段になります。特にバイポーラ・プロセスにおいて、回路規模や消費電力の増加を引き起こします。
段間に必要なサンプル&ホールド回路はスイッチングを伴うアナログ回路です。これは、バイポーラ・プロセスでの設計が難しく、動作速度や精度を得るために回路規模や消費電力が増加しがちです。シフトレジスタやサンプル&ホールド
回路が、比較的単純な構成で実現できるCMOSプロセスに適した方式だと言えるでしょう。

カスケード型

●変換の仕組み
図7に示すのは、カスケード型（cascade）と呼ばれるA-Dコンバータの変換のしくみです。
本方式は、パイプライン型と同様にMSBからLSBまで1ビットずつ順番にA-D変換を行います。
ただし、ステージ間にサンプル&ホールド回路がなく、並列型のように、A-D変換はすべて1クロック内で行われます。

カスケード型A-Dコンバータの構成と動作

図7．カスケード型A-Dコンバータの構成と動作（8bitの場合）

●特徴
1クロック内で、MSBからLSBまで1ビットずつ順番にA-D変換を行いますから、並列型やパイプライン型よりも処理が複雑で、動作速度の向上という点でやや不利です。
回路規模や消費電力は3方式の中で、もっとも小さくなります。コンパレータ数はパイプライン型と同様、ビット数に等しくできます。パイプライン型のようにサンプル&ホールド回路やシフトレジスタを付加する必要がありません。

サブレンジング型

図8に示すのは、サブレンジング（subranging）型と呼ばれるA-Dコンバータの変換のしくみです。
サブレンジング型は、並列型を二つ設け、それぞれに上位ビットと下位ビットのA-D変換を分担させ、2ステージでA-D変換する方式です。
見方を変えると、パイプライン型A-Dコンバータまたはカスケード型A-Dコンバータを多ビット化し、ステージ数を2個に削減したものとも言えます。

サブレンジング型A-Dコンバータの構成

図8．サブレンジング型A-Dコンバータの構成（8bitの場合）

フォールディング型

図9に示すのは、フォールディング（folding）型と呼ばれるA-Dコンバータの変換のしくみです。
サブレンジング型と同様に、並列型を二つ設け、それぞれに上位ビットと下位ビットで分担してA-D変換させ、2ステージでA-D変換を実現します。
サブレンジング型との構成上の違いは、D-Aコンバータと残差アンプの代わりに、アナログ・プリプロセッサというアナログ回路だけの信号処理を行い、下位ビット用のA-Dコンバータの入力信号を作る点です。

フォールディング型A-Dコンバータの構成

図9．フォールディング型A-Dコンバータの構成（8bitの場合）

●特徴
サブレンジング型とフォールディング型は、並列型よりもコンパレータ数が少なく、パイプライン型やカスケード型よりもA-D変換ステージ数が少ないという特徴があります。場合によっては、回路規模と消費電力において最適解が得られる可能性がある方式です。

CMOSプロセスの進化とA-Dコンバータの将来

20年ほど前、高速A-Dコンバータはディスクリート部品を組み合わせて作るのが主流でした。その後10年前くらいまでは、バイポーラ・プロセスによる並列型が主流でした。
今では、CMOS LSIプロセスが進歩して、パイプライン型を中心に高速化が進んでいます。その陰には次のような課題があり、アナログ回路技術やディジタル回路技術、実装技術を駆使して解決しています。

微細デバイスでのA-D変換精度の確保
素子耐圧による電源電圧の制約、増大する回路ノイズや素子間の特性ミスマッチ
素子の配置や配線の抵抗、容量の影響をきちんと踏まえた設計
LSI内部だけでなく、パッケージやプリント基板実装を含めたディジタル・ノイズ対策

図10に示すような、A-Dコンバータ内部のディジタル回路ブロックから発生するノイズは、変換速度が高速になるほど大きくなり、このノイズは高分解能を実現しようとすると大きな足かせになります。将来の超高速A-Dコンバータは、CMOSプロセスとSiGeプロセスが競い合ってスピードを上げていくことが予想されますが、この課題が付きまとうことになるでしょう。
システム・オン・チップ（SoC）の世界では、デザイン・ルールが90nmのCMOSプロセスでのLSI設計が進んでいるようです。聞くところによると、1億円以上の開発費を要するとか…。MOSFETのfTも100GHz以上に達するようで、システムの高速化にさらに拍車がかかりそうです。
さて、90nmCMOSプロセスでもA-Dコンバータは開発されるでしょうか？
電源電圧1V程度で設計しなければなりませんから、実現は簡単ではありません。

ここまでA-Dコンバータの設計が難しくなると、図11のようなミクスト・シグナル・システム・イン・パッケージ（SiP）による実装手法が、これまで以上に注目を集めるでしょう。
SiPとは、必要な機能や性能に合わせた最適なプロセスでの回路ブロック設計が可能で、再利用が図れる技術です。この最先端の技術は、今後のミクスト・シグナル・システムの現実的な解法になるのではないでしょうか。SiPが普及するポイントは、SiPに適した設計環境・検査手法の確立だと思います。

コラム

高速A-DコンバータICを選ぶ時の注意点

どんなICを選ぶときも同様にいえることですが、A-Dコンバータを使う用途や組み込まれるシステムの仕様をきちんと理解することが、選択の第一歩です。

次に、データシートに示されている電源電圧・温度やそのほかの使用条件を確認することが重要です。
項目によっては、「Note」という小さな文字の注意書きがあります。これはその項目に特別な条件を規定しているので、とても重要です。

「typ」と書かれている項目は、参考データとして記載されているもので、保証された値ではありません。
消費電力は、A-Dコンバータのコア部分とディジタル信号出力部が別々に記載されていることがありますが、終端方法や負荷条件によって値が変わりますから、必ず確認します。

A-Dコンバータのチャネル数のバリエーションの他、フロントエンドのプリアンプやさまざまな付加回路がワンチップに入れられたものも多く見られるようになってきました。これらはコンパクトにまとめられていて便利ですが、途中の信号を観測することができません。試作した回路の動作確認やデバッグがスムーズにできるかどうかも、あらかじめ考えておきましょう。

また高速なA-Dコンバータは、微細な接続のパッケージに封止されているので、プリント基板に実装することができるかどうか、製造できるかどうかなども事前に調べておきましょう。

後編の予定

A-Dコンバータの心臓部サンプル・ホールド回路と変換精度
プリアンプ（アナログ入力部）に要求される特性と変換精度への影響
クロック信号純度や基準電源精度が変換特性に与える影響と対応
複数のA-Dコンバータを使った高性能化
レンジ切り替え回路を使った高性能化
タイム・インターリーブ動作の原理
オーバー・サンプリングとアンダー・サンプリング

参考文献

■ A-Dコンバータに関する書籍
1.	相良岩男;A-D・D-A 変換回路入門,日刊工業新聞社
2.	Rudy van de Plassche;Integrated Analog-to-Digital and Digital-to-Analog
3.	Behzad Razavi;Principles of Data Conversion System Design，IEEE Press
■ 最新のA-Dコンバータやミクスト・シグナル・システムLSIの情報が得られる学会の予稿集
4.	International Solid-State Circuit Conference（ISSCC）
5.	Custom Integrated Circuits Conference（CICC）
6.	European Solid-State Circuits Conference（ESSCIRC）
7.	Symposium on VLSI Circuits