高速A-D変換のしくみとIC活用術（後編）

（月刊「トランジスタ技術」2005年7月号掲載）
技術開発本部　デバイス開発センター 草柳　直也 入江　浩一

---

前編では、高速A-Dコンバータの方式や特徴などを解説しましたが、後編は高速A-Dコンバータを構成する 回路ブロックと性能の関係や、高速化や高分解能化の手法について述べます。

目次

コラム

ミニ用語解説

参考文献

心臓部「サンプル&ホールド回路」と変換精度

サンプル＆ホールド回路の基本動作と要求される特性

高速A-Dコンバータの場合、サンプル&ホールド回路は心臓部ともいえる重要な回路です。
図1に示すのは、サンプル&ホールド回路（トラック&ホールド回路ともいう）の基本構成と動作です。
サンプル&ホールド回路は、アナログ信号の離散化（サンプリング）を行い、A-D変換期間中、離散化した信号の電圧を一定に保ちます。

サンプル&ホールド回路の基本動作は、クロック入力が"H"レベルのときは、サンプリング・スイッチがONとなり、アナログ出力にはアナログ入力がそのまま表れます。これをサンプル・モードと呼びます。

クロック入力が"L"レベルのときは、サンプリング・スイッチがOFFとなり、アナログ入力とアナログ出力が遮断されます。
アナログ出力は、スイッチが"H"から"L"に切り替わる直前のアナログ入力をコンデンサで保持します。
これをホールド・モードと呼びます。

サンプル&ホールド回路のサンプル・モードでのアナログ特性は、後段に接続されるA-Dコンバータの性能に見合ったものが必要です。A-D変換精度に直接関わるサンプル&ホールド回路のアナログ特性を列挙すると、オフセット誤差とそのドリフト、ゲイン誤差とそのドリフト、リニアリティ・エラー、電源変動除去比（PSRR）、同相信号除去比（CMRR）、帯域幅、相互変調ひずみ率（IMD）、全高調波ひずみ率（THD）、スプリアス・フリー・ダイナミック・レンジ（SFDR）、信号対雑音比（SNR）などです。

サンプル&ホールド回路を構成する回路と要求される特性

図2に、実際のサンプル&ホールド回路の入出力波形を示します。用語の意味はミニ用語解説を参照してください。

■入力バッファ
負荷となるホールド・キャパシタが、サンプリング・スイッチによってダイナミックに切り替わります。特にOFFからONへ切り替わるときの電流駆動能力と高速にセトリングさせるための広帯域特性、および負荷変動に対する安定性が求められます。

■サンプリング・スイッチ
サンプル・モード時のON抵抗が低く、ホールド・モード時のリーク電流が小さくなければなりません。 前者は、帯域幅やアクイジション時間に影響し、後者はドループに影響します。
スイッチング時間も重要です。ONからOFFのスイッチング時間は、アパーチャ・ディレイやホールド・セトリング時間に、OFFからONのスイッチング時間はアクイジション時間に、それぞれ加算されます。

■ホールド・キャパシタ
電圧依存性、直列抵抗、リーク電流などを確認する必要があります。 電圧依存性が大きいと、ゲイン誤差やリニアリティ・エラーが悪化します。
直列抵抗は、帯域幅・アクイジション時間・ホールド・セトリング時間に影響し、リーク電流はドループの原因になります。 ただし、ホールド・キャパシタ自身の特性よりもむしろ、周辺の配線や近接部品の影響の方が大きいのが実際です。

■出力バッファ
ダイナミック特性については、一定に保持されたホールド後の信号を取り扱えばよいので、要求仕様が緩和される可能性があります。 ただし、サンプル・ホールドの切り替わりに伴うステップ応答に追従できなければなりません。またドループを小さく保つために、高い入力インピーダンスと小さな入力電流が必要です。
これらの値や特性はA-D変換特性と密接に関係していますので、分解能とスピードといったトレード・オフの関係にある各種特性間の折り合いをどのようにつけるかで決定します。

特にポイントとなるホールド・キャパシタは、容量値を大きくすると、ペデスタル、ドループ、フィード・スルー、SNRが改善されますが、帯域幅、ホールド・セトリング時間、アクイジション時間、THD（Total Harmonic Distortion）が悪化します。
これらの回路ブロックを組み合わせたサンプル&ホールド回路は、A-Dコンバータ全体として必要な特性をほとんど全て満たす必要があります。
例えば8ビット用ですと、0.195%以下（8ビット1/2LSB以下）のリニアリティ・エラーや、量子化ノイズ（0.29LSBrms）以下のノイズ特性が必要ですし、100MS/s用ですと250MHz以上の帯域幅や5ns以下のセトリング時間が必要となります。

よく用いられる式でサンプル&ホールド回路と各ブロックの特性についていくつか確認してみましょう。

スイッチ部分の帯域幅は、スイッチング時間が十分短いとすると　f_BW=1/（2π・Rs・C_H）で表されますので、例えば、Rs（入力バッファの出力抵抗とスイッチのON抵抗の和）:40Ω、ホールド・キャパシタC_H:4pFで、f_BWが約1GHzになります。 入力バッファの帯域幅も同等だとすると、サンプリング帯域幅は約700MHzになります。
また、容量に充放電する際の単位時間の電圧変化は、⊿V/⊿t＝I/C_H　のように電流値に比例して容量値に反比例します。振幅1Vに対してOFFからONへのアクイジション時間を1nsにするためには、4pFのキャパシタに対して4mA以上のダイナミックな駆動電流が必要です。
同じ式を使って、10nsのホールド期間で1mV以下のドループにするためには、リーク電流が400nA以下であることが必要になります。
一般にホールド・キャパシタは、サンプリング・レートが100MS/s以下のときは数pFの容量値が、100MS/s以上だと1pF以下の容量値が選ばれているようです。

アナログ入力部に要求される特性と変換精度への影響

プリアンプの役割

図3に示すように、Ａ-Ｄコンバータのアナログ・フロントエンドには、プリアンプが配置されます。
プリアンプには、インピーダンス変換、レベル・シフト、増幅、シングル-差動変換といった役割が要求されます。

■インピーダンス変換
Ａ-Ｄコンバータの入力インピーダンスZiが比較的小さく、アナログ信号源の出力インピーダンスZoが比較的大きい場合、分圧によってゲイン誤差Zo/（Zo+Zi）が発生します。50Ω終端されたＡ-Ｄコンバータに対し、1Ω駆動ならば約2%の誤差が生じますし、インピーダンス整合条件の50Ω駆動ならば、2分の1になります。
Ａ-Ｄコンバータの入力インピーダンスは、必ずしも一定であるとは限りません。Ａ-Ｄ変換方式によっては、入力容量が
大きかったり、ダイナミックに入力電流が変動します。このようなときは、入力インピーダンスが高く、出力インピーダンスの低いプリアンプを使うことで、誤差なくＡ-Ｄ変換することができます。

■レベルシフト
Ａ-Ｄコンバータのコモン・モード入力電圧範囲は、必ずしもユーザにとって使いやすいレベルのものではないので、プリアンプでレベル・シフトを行います。

■増幅
Ａ-Ｄコンバータの入力フルスケールに対し、アナログ信号源の出力フルスケールが小さい場合、プリアンプで増幅すれば、Ａ-Ｄコンバータのレンジを有効に使うことができます。さらにプリアンプのゲインを可変にすれば、一つのＡ-Ｄコンバータでさまざまなレベルの信号をＡ-Ｄ変換できます。

■シングル-差動変換
Ａ-Ｄコンバータによっては、性能をフルに発揮するために差動入力を要求するものがあります。
一方、アナログ信号源は通常シングルエンドですから、プリアンプでシングル-差動変換する必要があります。

プリアンプに要求される特性

プリアンプのアナログ特性は、サンプル&ホールド回路の特性と同様に後段のA-Dコンバータの性能に見合ったものが必要です。特に、プリアンプのノイズ、ひずみ、帯域、セトリングには注意が必要です。

■低ノイズ
プリアンプの入力換算ノイズ密度を［］、－3dB帯域をf_－3dB［Hz］とすると、
プリアンプの積分ノイズ Vpre［VRMS］は、になります。
増幅後のノイズが、A-Dコンバータの量子化ノイズ（0.29LSBrms）と1LSBの電圧値の積より十分小さいことが理想的です。

■ダイナミック特性
A-Dコンバータと組み合わせたシステムで必要な帯域幅のほかに、オシロスコープなど波形測定を行う場合には、 パルス応答のオーバーシュートやリンギングが小さく、大振幅時のスルー・レートが得られるよう電流駆動能力も十分 高いことが重要です。
システム帯域幅fsys、A-Dコンバータ帯域幅fadとすると、プリアンプ帯域幅fpreは、 が必要です。
また電流駆動能力については、⊿V/⊿t＝I/C の式を用いて、振幅と負荷容量から見積ります。

クロック信号純度や基準電源精度が変換特性に与える影響と対応

クロック信号、基準電源の重要性

A-Dコンバータの性能をフルに発揮するためには、外部から供給するクロック信号の純度や基準電源の精度にも十分に気を配る必要があります。そもそもA-D変換とは、アナログ入力信号を時間的に離散化（サンプリング）し、振幅においてその量子化ステップ数を求めることです。
クロック信号は、サンプリングの際の時間基準になりますし、基準電源は量子化の際の振幅基準になります。A-Dコンバータが高性能になればなるほど、クロック信号と基準電源への要求も厳しくなります。

クロック信号純度の影響

クロック信号にジッタが含まれる場合の、A-D変換結果への影響を考察します。
クロック信号純度の代表的な評価関数としてジッタが使われます。ジッタとはクロックの時間的ゆらぎのことで、標準偏差またはピーク・ツー・ピーク値で規定されます。
ジッタは、アナログ入力信号の立ち上がりが急峻なほど、また周波数が高いほど、その影響の度合いが増します。
アナログ入力信号として、周波数f、振幅A、オフセット0Vの正弦波を例にとります。
正弦波の立ち上がりがもっとも急峻になるのは、レベルが0Vの付近で、そのときの傾きは、
　　ΔV/Δt＝2πfA
です。A-Dコンバータの分解能がNビット、入力信号レベルがフルスパンという条件で考えると、アナログ振幅AはA-D変換後に2N－1というデータになります。1LSB変化してしまう時間変動Δtは、
　　Δt＝ΔV/2πfA＝A/（2N－1）/2πfA＝1/πf2N
になります。図4に、N＝6～12ビットのA-Dコンバータについて、アナログ入力周波数fと1LSB分の変化をもたらす時間変動Δtの関係をプロットします。

基準電源精度

基準電源によって、A-Dコンバータのフルスケールが直接決まります。
基準電源の温度ドリフト、PSRR、ノイズは、そのままA-Dコンバータとしてのそれら特性に加算されます。
高安定でロー・ノイズの基準電源を選択することはもちろんですが、外来ノイズが基準電源に飛び込まないように気をつけて配置配線する必要があります。特に、A-Dコンバータ自身がノイズ源とならないように注意したほうがよいでしょう。そのためA-Dコンバータのディジタル出力配線と基準電源の分離、A-Dコンバータのディジタル電源と基準電源のデカップリングを実施してください。
負荷電流（すなわちA-Dコンバータの基準電圧入力端子の入力電流）が大きい場合は、電流ドライブ能力が高く出力インピーダンスの低い基準電源が必要です。

高分解能化の手法

2個のA-Dコンバータを使って入力電圧を分担すれば＋1ビット

図5に示すように、分解能NビットのA-Dコンバータを2個使用し、アナログ入力電圧範囲を分け合う形で使えたとしたら、合わせてN＋1ビットの分解能を得ることができます。
具体的にはアナログ入力は共通に接続し、基準電圧信号を2つのA-Dコンバータが分け合うように与えます。変換結果は、2つのA-Dコンバータのディジタル出力をワイヤードOR接続してNビット分とします。加えて下位側のA-Dコンバータのオーバーフローを検出して＋1ビット分（MSB）として使うことができます。これまでに4ビットの並列型A-Dコンバータで、リファレンス端子をディジー・チェーン接続できるタイプのものが市販されていました。

サブレンジング方式の構成と演算処理で分解能を2倍に

図6-Aに示すように、同じNビットのA-Dコンバータを2個と、NビットのD-Aコンバータ、減算回路、増幅回路を使うと、最大2Nビット分解能まで得ることができます。これは、前編で説明した2ステップ・サブレンジング方式のA-Dコンバータと同じです。

図6-Bで動作をおさらいしましょう。

まず入力信号を上位A-DコンバータでおおまかにA-D変換を行います。次に上位A-D変換結果を精度の良いD-Aコンバータに与え、対応する精密なアナログ信号に変換します。そして入力信号とD-A変換結果の差を取ります。この信号のことを残差（レジデュー）といいます。
残差信号を上位A-Dコンバータ1LSBと下位A-Dコンバータのフルスケールの比に対応したゲインで増幅します。
最後に下位A-Dコンバータで残差部分のA-D変換結果を得ます。2つのA-D変換結果を合成して、最終結果を得ます。
図6-Cには減算回路で得られる残差信号を示します。ただしこの構成で2Nビットの変換精度を得るためには、多くの回路が2Nビット以上の精度をもつ必要があります。例えば、上位A-D変換結果を1LSB間違えると、残差信号は下位A-Dコンバータのフルスケール範囲外に行ってしまいます。

これに対しては、図6-Dのように下位A-Dコンバータのフルスケールに対応する上位A-Dコンバータの範囲を1LSBより広く確保して（図では2倍）、上位と下位でオーバーラップして得られるビットをディジタル演算（加算や減算）で補正し、各回路ブロックへの要求精度を緩和させることが一般的に行われます。

実際には図6-Eのように、各部のゲインやオフセットを調整して最適な残差配置を選びます。
1ビット・オーバーラップの場合、得られる分解能は2N-1ビットになります。その際、2N-1ビット以上の精度が必要な回路は、D-Aコンバータ、減算回路とサンプル&ホールド回路だけで、2個のA-Dコンバータと増幅回路はNビット精度があればよくなります。
なお、高周波の入力信号に対しては、サンプル&ホールド回路を付加してA-D変換期間中に入力信号を一定値に保持する必要があります。

微小信号から大信号まで一定の分解能を得る

■可変ゲイン・アンプで微小信号を増幅
ダイナミック・レンジの広い信号を扱うシステムに使うA-Dコンバータの分解能を選択する際、レベルの低い信号に必要な分解能で決まることが多いと思います。
例えば、フルスケールの1/4のレベルの信号に対して、8ビット精度がほしいといったときは、分解能が10ビット以上のA-Dコンバータを選択するでしょう。
ただそのようなシステムで、もしフルスケールに近いレベルの高い信号に対しても同程度の分解能でよいときには、
図7のように、可変ゲイン・アンプを追加して、フルスケールのレベル（レンジ）を切り替える手法が考えられます。
一般に増幅度を連続的に変えられる可変ゲイン・アンプや固定ゲインの切り替えが可能なプログラマブル・ゲイン・アンプ、
ステップ状に減衰度を変えられるアッテネータを通じて、入力信号をA-Dコンバータに与える手法が使われます。
ディジタル・オシロスコープなどの計測器を思い浮かべると、例えば1mV/div. から10V/div. というように、かなり広範囲なレベルの信号を同じ分解能で測定できるようになっていることに気付かれると思います。

大きなオフセットをもつ微小信号や広帯域信号を高分解能変換する

図8のように、オフセット電圧の高い信号に重畳している微小な電圧変化を測定したいときには、差動増幅器などを使ったオフセット加算回路で微小な変化だけを取り出す手法が使われます。
広帯域なノイズや特定周波数に現れるスプリアスの影響を取り除いてA-D変換したいときには、フィルタ回路が役に立つでしょう。

高速A-D変換の技術「タイム・インターリーブ」

複数のA-Dコンバータのサンプリングクロック位相をずらして動作させる

高速なA-Dコンバータを実現するためには、タイム・インターリーブ動作やパラレル・パイプライン動作と呼ばれる並列処理の手法を使うことが一般的です。基本的な考え方は、マイクロプロセッサなどで広く使われている並列処理と同じ考え方です。
図9に示すように、あるA-Dコンバータのクロック信号に対して、それ以外のA-Dコンバータに供給するクロック信号の位相をT/Nずつずらします。2個の同じA-Dコンバータを使用して、サンプリング・タイミングを1/2クロック周期ずらして使えば、2倍の変換速度を得ることができます。オン・デューティ50％のクロック信号であれば、立ち上がりと立ち下がりの両エッジを使って、入力信号をサンプリングしてA-D変換を行います。

実現するための技術的な課題

一般に、入力にサンプル&ホールド回路を付加して，全体のA-Dコンバータで必要とされる入力周波数帯域を確保します。
また、各A-Dコンバータの特性が揃っていることが重要です。各A-Dコンバータに大きさの異なるオフセットやゲイン・エラーがあると、直流信号をA-D変換していてもパターン・ノイズと呼ばれるスプリアス信号がA-D変換結果に発生します。
特に、スルー・レートの高い信号や高周波の入力信号に対しては、クロック位相が正確にT/Nの差をもっていないと、A-D変換結果に大きな誤差を生じます。
インターリーブは高速化にとても有効な手法で、GHzを越えるA-Dコンバータではよく目にするテクニックです。最近では、250MS/s 8ビットのA-Dコンバータを80個タイム・インターリーブ動作させた、20GS/s 8ビットA-Dコンバータという超並列化の例も報告されています^{(参考文献1)}。

最新の無線技術を支えるサンプリング方式

オーバー・サンプリングとアンダー・サンプリング

サンプリング定理によれば、A-D変換された信号の周波数が、サンプリング・レートの1/2分以下の信号なら復元可能です。このときのちょうど2分の1の周波数をナイキスト周波数と呼ぶことも一般によく知られていることでしょう。
さて、ある周波数の信号に対して、それがナイキスト周波数になるサンプリング・レートより高いサンプリング・レートでA-D変換することをオーバー・サンプリング、低いサンプリング・レートでA-D変換することをアンダー・サンプリングと呼びます。
この関係を積極的に利用することで、A-Dコンバータに続くディジタル信号処理回路（DSP）と組み合わせて、新たな機能や性能を実現できます。
現在もっとも注目されている用途は、無線通信です。この世界でもディジタル化が浸透し、A-Dコンバータを使ったディジタル受信機が一般的になりました。変復調機能をディジタル化することで、将来のソフトウエア無線に対応できる柔軟性、拡張性、再現性に優れた受信機が実現します。
今や、A-Dコンバータの特性が受信機の性能を決めるもっとも重要な要素になっています。

高精度化とSNRの向上を実現できるオーバー・サンプリング

一般にオーバー・サンプリングは、高精度化とSNRの向上を狙って利用されます。
サンプリング・レート（f_S）を高速化すると、後段のディジタル・フィルタによって、ノイズ・フロアが10 log（f_S/2）だけ改善できます。f_Sを2倍にすると、SNRは3dB改善できるのです。
特に、積分器とデルタ変調器を組み合わせたシグマ・デルタ（Σ-Δ）A-D変換器は、図10のように、ノイズ・フロアを高周波域にシフトさせる効果（ノイズ・シェーピングという）を利用して、ディジタル・フィルタとの組み合わせでさらなる高精度化を可能にしています。

周波数変換や検波に利用されるアンダー・サンプリング

アンダー・サンプリングは、信号の周波数変換や検波、ディジタル・オシロスコープにおける等価時間サンプリングと呼ばれる繰り返し信号の再構成などの用途に使われています。
最近の無線通信では、図11のように高速Ａ-Ｄコンバータで中間周波数(IF)をＡ-Ｄ変換し、DSPで信号処理するディジタルIF受信機が普及してきました。

図12に示すように、IF周波数の2倍以上の周波数でＡ-Ｄ変換する基本的なナイキスト・サンプリング方式のほかに、アンダー・サンプリングの手信号から変調信号成分を抽出するサンプリングIF方式もよく使われます。この場合IF信号をキャリア周波数f_ＩFよりわずかに低い周波数f_Sでサンプリングして、f_ＩF-f_Sの周波数に変換し、DSPによるIQ復調を行います。

キャリア周波数よりわずかに低い周波数の整数分の1でサンプリングすると、Ａ-Ｄ変換結果にはミキサを通したようにヘテロダイン検波されたベースバンド信号成分を得ることもできます。このような手法をサブサンプリング方式とも呼びます。

アンダー・サンプリング方式Ａ-Ｄ変換回路の要件

必要な帯域が確保できるサンプル&ホールド回路が必要です。また、折り返しで生じるスプリアス（エイリアジング）を避けるためのBPFも必要です。
サブサンプリング受信機では、ベースバンド信号帯域ではなく、サンプル&ホールド帯域のノイズがすべて折り返されてくるため、SNRの見積りに注意が必要です。また、クロックの位相ノイズやジッタも扱うIF信号周波数に対して十分小さいことが必要です。

アンダー・サンプリングの応用「等価時間サンプリング」

図13に示すようにＡ-Ｄ変換結果とともに、波形表示の基点となるトリガ・ポイントからサンプリング・ポイントの時間差も測定することでデータを並べ替えて合成し、入力信号と相似な波形を表示しています。

コラム

A-DコンバータのAC特性を評価するシステム

図Aに示すのはA-Dコンバータの評価システムの例です。

A-Dコンバータのダイナミック特性（AC特性）、たとえば高周波信号を入力したときに生じるひずみやノイズなどは、純度の高い正弦波を入力して評価します。A-Dコンバータ出力をロジック・アナライザに接続し、サンプリング・クロックに同期して、データを取り込むステート解析モードに設定します。メモリにA-D変換結果を蓄え、必要なデータ数が得られたら、PCに取り込みます。重要なのは、入力信号源が測定に必要な純度をもっていることと、ロジック・アナライザの取り込みタイミングが揃っていることです。

A-D変換結果は、ネットワークやUSBやGPIB経由でPCに取り込んだ後、数値演算ソフトウエアや表計算ソフトウエアなどを使って解析プログラムを作成し、特性の測定結果を出力します。得られたデータは、最小2乗近似のカーブ・フィット・プログラムで、A-D変換された信号の周波数と振幅を推定します。その理想的な正弦波とA-D変換結果の差が変換誤差になりますので、それを積算して有効ビット数を求めます。

ノイズ・フロアやスプリアス、高調波ひずみ特性の測定にはFFT解析が有効です。解析には2^Nポイントのデータ数が必要です。また最初のデータと最後のデータの位相が連続で、レベルがフルスケール以下である必要があります。正弦波信号のA-D変換データを多数取り、コードごとのヒストグラムを作ることでダイナミックなDNL^*特性などを見ることができます。

ミニ用語解説

【アクイジション時間】
クロック入力が「サンプル」のステートになり、サンプリング・スイッチが切り替わった直後に生じる過渡現象がおさまり、アナログ出力があらかじめ決められた誤差の範囲内に収まるまでの時間。

【ドループ】
ホールド期間中にホールド用のコンデンサ（ホールド・キャパシタ）の電荷が、リークなどにより変化することによる電圧変動率のこと。

【フィード・スルー】
ホールド期間中にアナログ出力に漏れるアナログ入力信号成分のことで、単位は［dB］。

【ペデスタル】
サンプル・モードからホールド・モードに切り替わる際の出力電圧変動のこと。

【アパーチャ・ディレイ】
クロック入力が「ホールド」のステート（図2では“L”）になってから、実際にサンプリング・スイッチがOFFになるまでの時間のこと。

参考文献

1. K.Poultonほか；A 20GS/s8b ADC with a 1MB Memory in 0.18umCMOS, Digest of Technical Papers, pp.318～319, Feb. 2003，ISSCC．
2. B.Razavi著, 黒田忠弘 監訳；RFマイクロエレクトロニクス，丸善．
3. B.Brannon；Wide-dynamic-range A/D converters　pave the way for wideband digital-radio receivers，EDN Magazine,1996，アナログ・デバイセズ．
4. Dynamic Performance Testing of A to D Converters， Hewlett Packard Product Note 5180A-2．
5. B.Peetzほか；Measuring Waveform Recorder Performance，Hewlett Packard Journal, Nov. 1982．